ChipFind - Datasheet

Part Number MC74HC165A

Download:  PDF   ZIP
дНЙСЛЕМРЮЖХЪ Х НОХЯЮМХЪ www.docs.chipfind.ru
background image
╘
Semiconductor Components Industries, LLC, 2000
July, 2000 ╜ Rev. 4
1
Publication Order Number:
MC74HC165A/D
MC74HC165A
8-Bit Serial or
Parallel-Input/
Serial-Output Shift Register
High╜Performance Silicon╜Gate CMOS
The MC74HC165A is identical in pinout to the LS165. The device
inputs are compatible with standard CMOS outputs; with pullup
resistors, they are compatible with LSTTL outputs.
This device is an 8╜bit shift register with complementary outputs
from the last stage. Data may be loaded into the register either in
parallel or in serial form. When the Serial Shift/Parallel Load input is
low, the data is loaded asynchronously in parallel. When the Serial
Shift/Parallel Load input is high, the data is loaded serially on the
rising edge of either Clock or Clock Inhibit (see the Function Table).
The 2╜input NOR clock may be used either by combining two
independent clock sources or by designating one of the clock inputs to
act as a clock inhibit.
╥
Output Drive Capability: 10 LSTTL Loads
╥
Outputs Directly Interface to CMOS, NMOS, and TTL
╥
Operating Voltage Range: 2 to 6 V
╥
Low Input Current: 1
╣
A
╥
High Noise Immunity Characteristic of CMOS Devices
╥
In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
╥
Chip Complexity: 286 FETs or 71.5 Equivalent Gates
Device
Package
Shipping
ORDERING INFORMATION
MC74HC165AN
PDIP╜16
2000 / Box
MC74HC165AD
SOIC╜16
http://onsemi.com
48 / Rail
MC74HC165ADR2
SOIC╜16
2500 / Reel
MARKING
DIAGRAMS
A
= Assembly Location
WL or L
= Wafer Lot
YY or Y
= Year
WW or W = Work Week
MC74HC165ADT
TSSOP╜16
96 / Rail
MC74HC165ADTR2
TSSOP╜16
2500 / Reel
SO╜16
D SUFFIX
CASE 751B
1
16
PDIP╜16
N SUFFIX
CASE 648
1
16
1
16
MC74HC165AN
AWLYYWW
1
16
HC165A
AWLYWW
TSSOP╜16
DT SUFFIX
CASE 948F
1
16
HC
165A
ALYW
1
16
background image
MC74HC165A
http://onsemi.com
2
LOGIC DIAGRAM
PIN 16 = V
CC
PIN 8 = GND
11
12
13
14
3
4
5
6
10
A
B
C
D
E
F
G
H
S
A
PARALLEL
DATA
INPUTS
SERIAL
DATA
INPUT
SERIAL SHIFT/
PARALLEL LOAD
1
2
15
CLOCK
CLOCK INHIBIT
9
7
Q
H
Q
H
SERIAL
DATA
OUTPUTS
PIN ASSIGNMENT
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
B
C
D
CLOCK INHIBIT
V
CC
Q
H
S
A
A
F
E
CLOCK
SERIAL SHIFT/
PARALLEL LOAD
GND
Q
H
H
G
FUNCTION TABLE
Inputs
Internal Stages
Output
Serial Shift/
Parallel Load
Clock
Clock
Inhibit
S
A
A ╜ H
Q
A
Q
B
Q
H
Operation
L
X
X
X
a
...
h
a
b
h
Asynchronous Parallel Load
H
H
L
L
L
H
X
X
L
H
Q
An
Q
An
Q
Gn
Q
Gn
Serial Shift via Clock
H
H
L
L
L
H
X
X
L
H
Q
An
Q
An
Q
Gn
Q
Gn
Serial Shift via Clock Inhibit
H
H
X
H
H
X
X
X
X
X
No Change
Inhibited Clock
H
L
L
X
X
No Change
No Clock
X = don't care
Q
An
╜ Q
Gn
= Data shifted from the preceding stage
background image
MC74HC165A
http://onsemi.com
3
ннннннннннннннннннннннн
ннннннннннннннннннннннн
MAXIMUM RATINGS*
нннн
нннн
Symbol
нннннннннннннн
нннннннннннннн
Parameter
ннннн
ннннн
Value
ннн
ннн
Unit
нннн
нннн
V
CC
нннннннннннннн
нннннннннннннн
DC Supply Voltage (Referenced to GND)
ннннн
ннннн
╜ 0.5 to + 7.0
ннн
ннн
V
нннн
нннн
V
in
нннннннннннннн
нннннннннннннн
DC Input Voltage (Referenced to GND)
ннннн
ннннн
╜ 0.5 to V
CC
+ 0.5
ннн
ннн
V
нннн
нннн
V
out
нннннннннннннн
нннннннннннннн
DC Output Voltage (Referenced to GND)
ннннн
ннннн
╜ 0.5 to V
CC
+ 0.5
ннн
ннн
V
нннн
нннн
I
in
нннннннннннннн
нннннннннннннн
DC Input Current, per Pin
ннннн
ннннн
╠
20
ннн
ннн
mA
нннн
нннн
I
out
нннннннннннннн
нннннннннннннн
DC Output Current, per Pin
ннннн
ннннн
╠
25
ннн
ннн
mA
нннн
нннн
I
CC
нннннннннннннн
нннннннннннннн
DC Supply Current, V
CC
and GND Pins
ннннн
ннннн
╠
50
ннн
ннн
mA
нннн
н
нн
н
нннн
P
D
нннннннннннннн
н
нннннннннннн
н
нннннннннннннн
Power Dissipation in Still Air
Plastic DIP
SOIC Package
TSSOP Package
ннннн
н
ннн
н
ннннн
750
500
450
ннн
н
н
н
ннн
mW
нннн
нннн
T
stg
нннннннннннннн
нннннннннннннн
Storage Temperature
ннннн
ннннн
╜ 65 to + 150
ннн
ннн
_
C
нннн
н
нн
н
нннн
T
L
нннннннннннннн
н
нннннннннннн
н
нннннннннннннн
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP, SOIC or TSSOP Package)
ннннн
н
ннн
н
ннннн
260
ннн
н
н
н
ннн
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
Derating -- Plastic DIP: ╜ 10 mW/
_
C from 65
_
to 125
_
C
SOIC Package: ╜ 7 mW/
_
C from 65
_
to 125
_
C
TSSOP Package: ╜ 6.1 mW/
_
C from 65
_
to 125
_
C
For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High╜Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
нннн
нннн
Symbol
ннннннннннннннн
ннннннннннннннн
Parameter
ннн
ннн
Min
нн
нн
Max
ннн
ннн
Unit
нннн
нннн
V
CC
ннннннннннннннн
ннннннннннннннн
DC Supply Voltage (Referenced to GND)
ннн
ннн
2.0
нн
нн
6.0
ннн
ннн
V
нннн
нннн
V
in
, V
out
ннннннннннннннн
ннннннннннннннн
DC Input Voltage, Output Voltage (Referenced to GND)
ннн
ннн
0
нн
нн
V
CC
ннн
ннн
V
нннн
нннн
T
A
ннннннннннннннн
ннннннннннннннн
Operating Temperature, All Package Types
ннн
ннн
╜ 55
нн
нн
+ 125
ннн
ннн
_
C
нннн
н
нн
н
нннн
t
r
, t
f
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Input Rise and Fall Time
V
CC
= 2.0 V
(Figure 1)
V
CC
= 3.0 V
V
CC
= 4.5 V
V
CC
= 6.0 V
ннн
н
н
н
ннн
0
0
0
нн
нн
нн
1000
600
500
400
ннн
н
н
н
ннн
ns
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
нннн
нннн
ннннннннн
ннннннннн
ннннннннн
ннннннннн
нннн
нннн
ннннннннн
ннннннннн
Guaranteed Limit
ннн
ннн
нннн
н
нн
н
нннн
Symbol
ннннннннн
н
ннннннн
н
ннннннннн
Parameter
ннннннннн
н
ннннннн
н
ннннннннн
Test Conditions
нннн
н
нн
н
нннн
V
CC
V
нннн
н
нн
н
нннн
╜ 55 to
25
_
C
ннн
н
н
н
ннн
v
85
_
C
нннн
н
нн
н
нннн
v
125
_
C
ннн
н
н
н
ннн
Unit
нннн
н
нн
н
н
нн
н
нннн
V
IH
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
Minimum High╜Level Input
Voltage
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
V
out
= 0.1 V or V
CC
╜ 0.1 V
|I
out
|
v
20
╣
A
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
1.5
2.1
3.15
4.2
ннн
н
н
н
н
н
н
ннн
1.5
2.1
3.15
4.2
нннн
н
нн
н
н
нн
н
нннн
1.5
2.1
3.15
4.2
ннн
н
н
н
н
н
н
ннн
V
нннн
н
нн
н
н
нн
н
нннн
V
IL
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
Maximum Low╜Level Input
Voltage
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
V
out
= 0.1 V or V
CC
╜ 0.1 V
|I
out
|
v
20
╣
A
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
0.5
0.9
1.35
1.80
ннн
н
н
н
н
н
н
ннн
0.5
0.9
1.35
1.80
нннн
н
нн
н
н
нн
н
нннн
0.5
0.9
1.35
1.80
ннн
н
н
н
н
н
н
ннн
V
нннн
н
нн
н
н
нн
н
нннн
V
OH
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
Minimum High╜Level Output
Voltage
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
V
in
= V
IH
or V
IL
|I
out
|
v
20
╣
A
нннн
н
нн
н
н
нн
н
нннн
2.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
1.9
4.4
5.9
ннн
н
н
н
н
н
н
ннн
1.9
4.4
5.9
нннн
н
нн
н
н
нн
н
нннн
1.9
4.4
5.9
ннн
н
н
н
н
н
н
ннн
V
нннн
н
нн
н
нннн
ннннннннн
н
ннннннн
н
ннннннннн
ннннннннн
н
ннннннн
н
ннннннннн
V
in
= V
IH
or V
IL
|I
out
|
v
2.4 mA
|I
out
|
v
4.0 mA
|I
out
|
v
5.2 mA
нннн
н
нн
н
нннн
3.0
4.5
6.0
нннн
н
нн
н
нннн
2.48
3.98
5.48
ннн
н
н
н
ннн
2.34
3.84
5.34
нннн
н
нн
н
нннн
2.20
3.70
5.20
ннн
н
н
н
ннн
V
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high╜impedance cir-
cuit. For proper operation, V
in
and
V
out
should be constrained to the
range GND
v
(V
in
or V
out
)
v
V
CC
.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or V
CC
).
Unused outputs must be left open.
background image
MC74HC165A
http://onsemi.com
4
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
ннн
ннн
Unit
ннннннннн
ннннннннн
Guaranteed Limit
нннн
нннн
V
CC
V
ннннннннн
ннннннннн
Test Conditions
ннннннннн
ннннннннн
Parameter
нннн
нннн
Symbol
ннн
ннн
ннн
Unit
нннн
нннн
нннн
v
125
_
C
ннн
ннн
ннн
v
85
_
C
нннн
нннн
нннн
╜ 55 to
25
_
C
нннн
нннн
нннн
V
CC
V
ннннннннн
ннннннннн
ннннннннн
Test Conditions
ннннннннн
ннннннннн
ннннннннн
Parameter
нннн
нннн
нннн
Symbol
нннн
н
нн
н
н
нн
н
нннн
V
OL
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
Maximum Low╜Level Output
Voltage
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
V
in
= V
IH
or V
IL
|I
out
|
v
20
╣
A
нннн
н
нн
н
н
нн
н
нннн
2.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
0.1
0.1
0.1
ннн
н
н
н
н
н
н
ннн
0.1
0.1
0.1
нннн
н
нн
н
н
нн
н
нннн
0.1
0.1
0.1
ннн
н
н
н
н
н
н
ннн
V
нннн
н
нн
н
нннн
ннннннннн
н
ннннннн
н
ннннннннн
ннннннннн
н
ннннннн
н
ннннннннн
V
in
= V
IH
or V
IL
|I
out
|
v
2.4 mA
|I
out
|
v
4.0 mA
|I
out
|
v
5.2 mA
нннн
н
нн
н
нннн
3.0
4.5
6.0
нннн
н
нн
н
нннн
0.26
0.26
0.26
ннн
н
н
н
ннн
0.33
0.33
0.33
нннн
н
нн
н
нннн
0.40
0.40
0.40
ннн
н
н
н
ннн
нннн
н
нн
н
нннн
I
in
ннннннннн
н
ннннннн
н
ннннннннн
Maximum Input Leakage
Current
ннннннннн
н
ннннннн
н
ннннннннн
V
in
= V
CC
or GND
нннн
н
нн
н
нннн
6.0
нннн
н
нн
н
нннн
╠
0.1
ннн
н
н
н
ннн
╠
1.0
нннн
н
нн
н
нннн
╠
1.0
ннн
н
н
н
ннн
╣
A
нннн
нннн
I
CC
ннннннннн
ннннннннн
Maximum Quiescent Supply
Current (per Package)
ннннннннн
ннннннннн
V
in
= V
CC
or GND
I
out
= 0
╣
A
нннн
нннн
6.0
нннн
нннн
4
ннн
ннн
40
нннн
нннн
160
ннн
ннн
╣
A
NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High╜Speed CMOS Data Book
(DL129/D).
AC ELECTRICAL CHARACTERISTICS
(C
L
= 50 pF, Input t
r
= t
f
= 6 ns)
ннннн
ннннн
нннннннннннннннн
нннннннннннннннн
нннн
нннн
ннннннннн
ннннннннн
Guaranteed Limit
ннн
ннн
ннннн
н
ннн
н
ннннн
Symbol
нннннннннннннннн
н
нннннннннннннн
н
нннннннннннннннн
Parameter
нннн
н
нн
н
нннн
V
CC
V
нннн
н
нн
н
нннн
╜ 55 to
25
_
C
ннн
н
н
н
ннн
v
85
_
C
нннн
н
нн
н
нннн
v
125
_
C
ннн
н
н
н
ннн
Unit
ннннн
н
ннн
н
н
ннн
н
ннннн
f
max
нннннннннннннннн
н
нннннннннннннн
н
н
нннннннннннннн
н
нннннннннннннннн
Maximum Clock Frequency (50% Duty Cycle)
(Figures 1 and 8)
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
6
18
30
35
ннн
н
н
н
н
н
н
ннн
4.8
17
24
28
нннн
н
нн
н
н
нн
н
нннн
4
15
20
24
ннн
н
н
н
н
н
н
ннн
MHz
ннннн
н
ннн
н
н
ннн
н
ннннн
t
PLH
,
t
PHL
нннннннннннннннн
н
нннннннннннннн
н
н
нннннннннннннн
н
нннннннннннннннн
Maximum Propagation Delay, Clock (or Clock Inhibit) to Q
H
or Q
H
(Figures 1 and 8)
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
150
52
30
26
ннн
н
н
н
н
н
н
ннн
190
63
38
33
нннн
н
нн
н
н
нн
н
нннн
225
65
45
38
ннн
н
н
н
н
н
н
ннн
ns
ннннн
н
ннн
н
н
ннн
н
ннннн
t
PLH
,
t
PHL
нннннннннннннннн
н
нннннннннннннн
н
н
нннннннннннннн
н
нннннннннннннннн
Maximum Propagation Delay, Serial Shift/Parallel Load to Q
H
or
Q
H
(Figures 2 and 8)
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
175
58
35
30
ннн
н
н
н
н
н
н
ннн
220
70
44
37
нннн
н
нн
н
н
нн
н
нннн
265
72
53
45
ннн
н
н
н
н
н
н
ннн
ns
ннннн
н
ннн
н
н
ннн
н
ннннн
t
PLH
,
t
PHL
нннннннннннннннн
н
нннннннннннннн
н
н
нннннннннннннн
н
нннннннннннннннн
Maximum Propagation Delay, Input H to Q
H
or Q
H
(Figures 3 and 8)
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
150
52
30
26
ннн
н
н
н
н
н
н
ннн
190
63
38
33
нннн
н
нн
н
н
нн
н
нннн
225
65
45
38
ннн
н
н
н
н
н
н
ннн
ns
ннннн
н
ннн
н
н
ннн
н
ннннн
t
TLH
,
t
THL
нннннннннннннннн
н
нннннннннннннн
н
н
нннннннннннннн
н
нннннннннннннннн
Maximum Output Transition Time, Any Output
(Figures 1 and 8)
нннн
н
нн
н
н
нн
н
нннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
27
15
13
ннн
н
н
н
н
н
н
ннн
95
32
19
16
нннн
н
нн
н
н
нн
н
нннн
110
36
22
19
ннн
н
н
н
н
н
н
ннн
ns
ннннн
ннннн
C
in
нннннннннннннннн
нннннннннннннннн
Maximum Input Capacitance
нннн
нннн
--
нннн
нннн
10
ннн
ннн
10
нннн
нннн
10
ннн
ннн
pF
NOTES:
1. For propagation delays with loads other than 50 pF, see Chapter 2 of the ON Semiconductor High╜Speed CMOS Data Book (DL129/D).
2. Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High╜Speed CMOS Data Book (DL129/D).
Typical @ 25
╟
C, V
CC
= 5.0 V
C
PD
Power Dissipation Capacitance (Per Package)*
40
pF
* Used to determine the no╜load dynamic power consumption: P
D
= C
PD
V
CC
2
f + I
CC
V
CC
. For load considerations, see Chapter 2 of the
ON Semiconductor High╜Speed CMOS Data Book (DL129/D).
background image
MC74HC165A
http://onsemi.com
5
TIMING REQUIREMENTS
(Input t
r
= t
f
= 6 ns)
нннн
нннн
нннннннннннннннннн
нннннннннннннннннн
ннн
ннн
ннннннннн
ннннннннн
Guaranteed Limit
ннн
ннн
нннн
нннн
Symbol
нннннннннннннннннн
нннннннннннннннннн
Parameter
ннн
ннн
V
CC
V
нннн
нннн
╜ 55 to
25
_
C
нннн
нннн
v
85
_
C
ннн
ннн
v
125
_
C
ннн
ннн
Unit
нннн
н
нн
н
н
нн
н
нннн
t
su
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Setup Time, Parallel Data Inputs to Serial Shift/Parallel Load
(Figure 4)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
30
15
13
нннн
н
нн
н
н
нн
н
нннн
95
40
19
16
ннн
н
н
н
н
н
н
ннн
110
55
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
su
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Setup Time, Input SA to Clock (or Clock Inhibit)
(Figure 5)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
30
15
13
нннн
н
нн
н
н
нн
н
нннн
95
40
19
16
ннн
н
н
н
н
н
н
ннн
110
55
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
su
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Setup Time, Serial Shift/Parallel Load to Clock (or Clock
Inhibit)
(Figure 6)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
30
15
13
нннн
н
нн
н
н
нн
н
нннн
95
40
19
16
ннн
н
н
н
н
н
н
ннн
110
55
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
su
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Setup Time, Clock to Clock Inhibit
(Figure 7)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
30
15
13
нннн
н
нн
н
н
нн
н
нннн
95
40
19
16
ннн
н
н
н
н
н
н
ннн
110
55
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
h
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Hold Time, Serial Shift/Parallel Load to Parallel Data Inputs
(Figure 4)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
h
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Hold Time, Clock (or Clock Inhibit) to Input SA
(Figure 5)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
h
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Hold Time, Clock (or Clock Inhibit) to Serial Shift/Parallel
Load
(Figure 6)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
нннн
н
нн
н
н
нн
н
нннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
5
5
5
5
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
rec
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Recovery Time, Clock to Clock Inhibit
(Figure 7)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
75
30
15
13
нннн
н
нн
н
н
нн
н
нннн
95
40
19
16
ннн
н
н
н
н
н
н
ннн
110
55
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
w
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Pulse Width, Clock (or Clock Inhibit)
(Figure 1)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
70
27
15
13
нннн
н
нн
н
н
нн
н
нннн
90
32
19
16
ннн
н
н
н
н
н
н
ннн
100
36
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
w
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Minimum Pulse width, Serial Shift/Parallel Load
(Figure 2)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
70
27
15
13
нннн
н
нн
н
н
нн
н
нннн
90
32
19
16
ннн
н
н
н
н
н
н
ннн
100
36
22
19
ннн
н
н
н
н
н
н
ннн
ns
нннн
н
нн
н
н
нн
н
нннн
t
r
, t
f
нннннннннннннннннн
н
нннннннннннннннн
н
н
нннннннннннннннн
н
нннннннннннннннннн
Maximum Input Rise and Fall Times
(Figure 1)
ннн
н
н
н
н
н
н
ннн
2.0
3.0
4.5
6.0
нннн
н
нн
н
н
нн
н
нннн
1000
800
500
400
нннн
н
нн
н
н
нн
н
нннн
1000
800
500
400
ннн
н
н
н
н
н
н
ннн
1000
800
500
400
ннн
н
н
н
н
н
н
ннн
ns
NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High╜Speed CMOS Data Book
(DL129/D).