ChipFind - Datasheet

Part Number MC74VHC595

Download:  PDF   ZIP
дНЙСЛЕМРЮЖХЪ Х НОХЯЮМХЪ www.docs.chipfind.ru
background image
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
1
REV 1
╘
Motorola, Inc. 1997
6/97
8-Bit Shift Register with
Output Storage Register
(3-State)
The MC74VHC595 is an advanced high speed 8╜bit shift register with an
output storage register fabricated with silicon gate CMOS technology.
It achieves high speed operation similar to equivalent Bipolar Schottky
TTL while maintaining CMOS low power dissipation.
The MC74VHC595 contains an 8╜bit static shift register which feeds an
8╜bit storage register.
Shift operation is accomplished on the positive going transition of the Shift
Clock input (SCK). The output register is loaded with the contents of the shift
register on the positive going transition of the Register Clock input (RCK).
Since the RCK and SCK signals are independent, parallel outputs can be
held stable during the shift operation. And, since the parallel outputs are
3╜state, the VHC595 can be directly connected to an 8╜bit bus. This register
can be used in serial╜to╜parallel conversion, data receivers, etc.
The internal circuit is composed of three stages, including a buffer output
which provides high noise immunity and stable output. The inputs tolerate
voltages up to 7V, allowing the interface of 5V systems to 3V systems.
╥
High Speed: fmax = 185MHz (Typ) at VCC = 5V
╥
Low Power Dissipation: ICC = 4
╣
A (Max) at TA = 25
╟
C
╥
High Noise Immunity: VNIH = VNIL = 28% VCC
╥
Power Down Protection Provided on Inputs
╥
Balanced Propagation Delays
╥
Designed for 2V to 5.5V Operating Range
╥
Low Noise: VOLP = 1.0V (Max)
╥
Pin and Function Compatible with Other Standard Logic Families
╥
Latchup Performance Exceeds 300mA
╥
ESD Performance: HBM > 2000V; Machine Model > 200V
╥
Chip Complexity: 328 FETs or 82 Equivalent Gates
LOGIC DIAGRAM
SERIAL
DATA
INPUT
14
11
10
12
13
SCK
SCLR
RCK
OE
SHIFT
REGISTER
STORAGE
REGISTER
15
1
2
3
4
5
6
7
9
QA
QB
QC
QD
QE
QF
QG
QH
SQH
SI
PARALLEL
DATA
OUTPUTS
SERIAL
DATA
OUTPUT
MC74VHC595
PIN ASSIGNMENT
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
RCK
OE
SI
QA
VCC
SQH
SCLR
SCK
QE
QD
QC
QB
GND
QH
QG
QF
D SUFFIX
16╜LEAD SOIC PACKAGE
CASE 751B╜05
DT SUFFIX
16╜LEAD TSSOP PACKAGE
CASE 948F╜01
ORDERING INFORMATION
MC74VHCXXXD
MC74VHCXXXDT
MC74VHCXXXM
SOIC
TSSOP
SOIC EIAJ
M SUFFIX
16╜LEAD SOIC EIAJ PACKAGE
CASE 966╜01
background image
MC74VHC595
MOTOROLA
VHC Data ╜ Advanced CMOS Logic
DL203 -- Rev 1
2
FUNCTION TABLE
O
i
Inputs
Resulting Function
Operation
Reset
(SCLR)
Serial
Input
(SI)
Shift
Clock
(SCK)
Reg
Clock
(RCK)
Output
Enable
(OE)
Shift
Register
Contents
Storage
Register
Contents
Serial
Output
(SQH)
Parallel
Outputs
(QA ╜ QH)
Clear shift register
L
X
X
L, H,
L
L
U
L
U
Shift data into shift register
H
D
L, H,
L
D
SRA;
SRN
SRN+1
U
SRG
SRH
U
Registers remains
unchanged
H
X
L, H,
X
L
U
**
U
**
Transfer shift register
contents to storage register
H
X
L, H,
L
U
SRN
Ё
STRN
*
SRN
Storage register remains
unachanged
X
X
X
L, H,
L
*
U
*
U
Enable parallel outputs
X
X
X
X
L
*
**
*
Enabled
Force outputs into high
impedance state
X
X
X
X
H
*
**
*
Z
SR = shift register contents
D = data (L, H) logic level
= High╜to╜Low
* = depends on Reset and Shift Clock inputs
STR = storage register contents U = remains unchanged
= Low╜to╜High
** = depends on Register Clock input
ннннннннннннннннннннннн
ннннннннннннннннннннннн
MAXIMUM RATINGS*
ннн
ннн
Symbol
нннннннннннннн
нннннннннннннн
Parameter
нннннн
нннннн
Value
ннн
ннн
Unit
ннн
ннн
VCC
нннннннннннннн
нннннннннннннн
DC Supply Voltage
нннннн
нннннн
╜ 0.5 to + 7.0
ннн
ннн
V
ннн
ннн
Vin
нннннннннннннн
нннннннннннннн
DC Input Voltage
нннннн
нннннн
╜ 0.5 to + 7.0
ннн
ннн
V
ннн
ннн
Vout
нннннннннннннн
нннннннннннннн
DC Output Voltage
нннннн
нннннн
╜ 0.5 to VCC + 0.5
ннн
ннн
V
ннн
ннн
IIK
нннннннннннннн
нннннннннннннн
Input Diode Current
нннннн
нннннн
╜ 20
ннн
ннн
mA
ннн
ннн
IOK
нннннннннннннн
нннннннннннннн
Output Diode Current
нннннн
нннннн
╠
20
ннн
ннн
mA
ннн
ннн
Iout
нннннннннннннн
нннннннннннннн
DC Output Current, per Pin
нннннн
нннннн
╠
25
ннн
ннн
mA
ннн
ннн
ICC
нннннннннннннн
нннннннннннннн
DC Supply Current, VCC and GND Pins
нннннн
нннннн
╠
50
ннн
ннн
mA
ннн
н
н
н
ннн
PD
нннннннннннннн
н
нннннннннннн
н
нннннннннннннн
Power Dissipation in Still Air,
SOIC Packages
TSSOP Package
нннннн
н
нннн
н
нннннн
500
450
ннн
н
н
н
ннн
mW
ннн
ннн
Tstg
нннннннннннннн
нннннннннннннн
Storage Temperature
нннннн
нннннн
╜ 65 to + 150
ннн
ннн
_
C
* Absolute maximum continuous ratings are those values beyond which damage to the device
may occur. Exposure to these conditions or conditions beyond those indicated may adversely
affect device reliability. Functional operation under absolute╜maximum╜rated conditions is not
implied.
Derating -- SOIC Packages: ╜ 7 mW/
_
C from 65
_
to 125
_
C
TSSOP Package: ╜ 6.1 mW/
_
C from 65
_
to 125
_
C
RECOMMENDED OPERATING CONDITIONS
нннн
нннн
Symbol
нннннннннннннн
нннннннннннннн
Parameter
ннн
ннн
Min
ннн
ннн
Max
ннн
ннн
Unit
нннн
нннн
VCC
нннннннннннннн
нннннннннннннн
DC Supply Voltage
ннн
ннн
2.0
ннн
ннн
5.5
ннн
ннн
V
нннн
нннн
Vin
нннннннннннннн
нннннннннннннн
DC Input Voltage
ннн
ннн
0
ннн
ннн
5.5
ннн
ннн
V
нннн
нннн
Vout
нннннннннннннн
нннннннннннннн
DC Output Voltage
ннн
ннн
0
ннн
ннн
VCC
ннн
ннн
V
нннн
нннн
TA
нннннннннннннн
нннннннннннннн
Operating Temperature, All Package Types
ннн
ннн
╜ 40
ннн
ннн
+ 85
ннн
ннн
_
C
нннн
нннн
tr, tf
нннннннннннннн
нннннннннннннн
Input Rise and Fall Time
VCC = 3.3V
╠
0.3V
VCC =5.0V
╠
0.5V
ннн
ннн
0
0
ннн
ннн
100
20
ннн
ннн
ns/V
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high╜impedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND
v
(Vin or Vout)
v
VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
background image
MC74VHC595
VHC Data ╜ Advanced CMOS Logic
DL203 -- Rev 1
3
MOTOROLA
ннннннннннннннннннннннннннннннннн
ннннннннннннннннннннннннннннннннн
DC ELECTRICAL CHARACTERISTICS
нннн
нннн
S
b l
нннннн
нннннн
P
нннннннн
нннннннн
T
C
di i
ннн
ннн
VCC
ннннннннн
ннннннннн
TA = 25
╟
C
ннннннн
ннннннн
TA = ╜ 40 to 85
╟
C
нн
нн
U i
нннн
нннн
Symbol
нннннн
нннннн
Parameter
нннннннн
нннннннн
Test Conditions
ннн
ннн
VCC
V
нннн
нннн
Min
ннн
ннн
Typ
нннн
нннн
Max
нннн
нннн
Min
нннн
нннн
Max
нн
нн
Unit
нннн
н
нн
н
н
нн
н
нннн
VIH
нннннн
н
нннн
н
н
нннн
н
нннннн
Minimum High╜Level
Input Voltage
нннннннн
н
нннннн
н
н
нннннн
н
нннннннн
ннн
нн
н
нн
н
ннн
2.0
3.0 to
5.5
нннн
н
нн
н
н
нн
н
нннн
1.50
VCC x 0.7
ннн
н
н
н
н
н
н
ннн
нннн
н
нн
н
н
нн
н
нннн
нннн
н
нн
н
н
нн
н
нннн
1.50
VCC x 0.7
нннн
н
нн
н
н
нн
н
нннн
нн
нн
нн
нн
V
нннн
н
нн
н
н
нн
н
нннн
VIL
нннннн
н
нннн
н
н
нннн
н
нннннн
Maximum Low╜Level
Input Voltage
нннннннн
н
нннннн
н
н
нннннн
н
нннннннн
ннн
нн
н
нн
н
ннн
2.0
3.0 to
5.5
нннн
н
нн
н
н
нн
н
нннн
ннн
н
н
н
н
н
н
ннн
нннн
н
нн
н
н
нн
н
нннн
0.50
VCC x 0.3
нннн
н
нн
н
н
нн
н
нннн
нннн
н
нн
н
н
нн
н
нннн
0.50
VCC x 0.3
нн
нн
нн
нн
V
нннн
н
нн
н
нннн
VOH
нннннн
н
нннн
н
нннннн
Minimum High╜Level
Output Voltage
нннннннн
н
нннннн
н
нннннннн
Vin = VIH or VIL
IOH = ╜ 50
╣
A
ннн
нн
н
ннн
2.0
3.0
4.5
нннн
н
нн
н
нннн
1.9
2.9
4.4
ннн
н
н
н
ннн
2.0
3.0
4.5
нннн
н
нн
н
нннн
нннн
н
нн
н
нннн
1.9
2.9
4.4
нннн
н
нн
н
нннн
нн
нн
нн
V
нннн
н
нн
н
н
нн
н
нннннн
н
нннн
н
н
нннн
н
нннннннн
н
нннннн
н
н
нннннн
н
Vin = VIH or VIL
IOH = ╜ 4mA
IOH = ╜ 8mA
ннн
нн
н
нн
н
3.0
4.5
нннн
н
нн
н
н
нн
н
2.58
3.94
ннн
н
н
н
н
н
н
нннн
н
нн
н
н
нн
н
нннн
н
нн
н
н
нн
н
2.48
3.80
нннн
н
нн
н
н
нн
н
нн
нн
нн
нннн
н
нн
н
н
нн
н
нннн
VOL
нннннн
н
нннн
н
н
нннн
н
нннннн
Maximum Low╜Level
Output Voltage
нннннннн
н
нннннн
н
н
нннннн
н
нннннннн
Vin = VIH or VIL
IOL = 50
╣
A
ннн
нн
н
нн
н
ннн
2.0
3.0
4.5
нннн
н
нн
н
н
нн
н
нннн
ннн
н
н
н
н
н
н
ннн
0.0
0.0
0.0
нннн
н
нн
н
н
нн
н
нннн
0.1
0.1
0.1
нннн
н
нн
н
н
нн
н
нннн
нннн
н
нн
н
н
нн
н
нннн
0.1
0.1
0.1
нн
нн
нн
нн
V
нннн
н
нн
н
нннн
нннннн
н
нннн
н
нннннн
нннннннн
н
нннннн
н
нннннннн
Vin = VIH or VIL
IOL = 4mA
IOL = 8mA
ннн
нн
н
ннн
3.0
4.5
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
нннн
н
нн
н
нннн
0.36
0.36
нннн
н
нн
н
нннн
нннн
н
нн
н
нннн
0.44
0.44
нн
нн
нн
нннн
н
нн
н
нннн
IOZ
нннннн
н
нннн
н
нннннн
Three╜State Output
Off╜State Current
нннннннн
н
нннннн
н
нннннннн
Vin = VIH or VIL
Vout = VCC or GND
ннн
нн
н
ннн
5.5
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
нннн
н
нн
н
нннн
╠
0.25
нннн
н
нн
н
нннн
нннн
н
нн
н
нннн
╠
2.50
нн
нн
нн
╣
A
нннн
н
нн
н
Iin
нннннн
н
нннн
н
Maximum Input
Leakage Current
нннннннн
н
нннннн
н
Vin = 5.5V or GND
ннн
нн
н
0 to 5.5
нннн
н
нн
н
ннн
н
н
н
нннн
н
нн
н
╠
0.1
нннн
н
нн
н
нннн
н
нн
н
╠
1.0
нн
нн
╣
A
нннн
н
нн
н
нннн
ICC
нннннн
н
нннн
н
нннннн
Maximum Quiescent
Supply Current
нннннннн
н
нннннн
н
нннннннн
Vin = VCC or GND
ннн
нн
н
ннн
5.5
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
нннн
н
нн
н
нннн
4.0
нннн
н
нн
н
нннн
нннн
н
нн
н
нннн
40.0
нн
нн
нн
╣
A
ннннннннннннннннннннннннннннннннн
ннннннннннннннннннннннннннннннннн
AC ELECTRICAL CHARACTERISTICS
(Input tr = tf = 3.0 ns)
нннн
нннн
S
b l
нннннннн
нннннннн
P
ннннннннн
ннннннннн
T
C
di i
ннннннннн
ннннннннн
TA = 25
╟
C
нннннн
нннннн
TA = ╜ 40 to 85
╟
C
нн
нн
U i
нннн
нннн
Symbol
нннннннн
нннннннн
Parameter
ннннннннн
ннннннннн
Test Conditions
нннн
нннн
Min
ннн
ннн
Typ
нннн
нннн
Max
ннн
ннн
Min
нннн
нннн
Max
нн
нн
Unit
нннн
н
нн
н
fmax
нннннннн
н
нннннн
н
Maximum Clock Frequency
(50% Duty Cycle)
ннннннннн
н
ннннннн
н
VCC = 3.3
╠
0.3V
CL = 15pF
RL = 1k
CL = 50pF
нннн
н
нн
н
80
55
ннн
н
н
н
150
130
нннн
н
нн
н
ннн
н
н
н
70
50
нннн
н
нн
н
нн
нн
MHz
нннн
н
нн
н
нннн
нннннннн
н
нннннн
н
нннннннн
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 5.0
╠
0.5V
CL = 15pF
RL = 1k
CL = 50pF
нннн
н
нн
н
нннн
135
95
ннн
н
н
н
ннн
185
155
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
115
85
нннн
н
нн
н
нннн
нн
нн
нн
нннн
н
нн
н
нннн
tPLH,
tPHL
нннннннн
н
нннннн
н
нннннннн
Propagation Delay,
SCK to SQH
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 3.3
╠
0.3V
CL = 15pF
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
8.8
11.3
нннн
н
нн
н
нннн
13.0
16.5
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
15.0
18.5
нн
нн
нн
ns
нннн
н
нн
н
нннн
нннннннн
н
нннннн
н
нннннннн
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 5.0
╠
0.5V
CL = 15pF
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
6.2
7.7
нннн
н
нн
н
нннн
8.2
10.2
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
9.4
11.4
нн
нн
нн
нннн
н
нн
н
нннн
tPHL
нннннннн
н
нннннн
н
нннннннн
Propagation Delay,
SCLR to SQH
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 3.3
╠
0.3V
CL = 15pF
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
8.4
10.9
нннн
н
нн
н
нннн
12.8
16.3
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
13.7
17.2
нн
нн
нн
ns
нннн
н
нн
н
нннн
нннннннн
н
нннннн
н
нннннннн
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 5.0
╠
0.5V
CL = 15pF
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
5.9
7.4
нннн
н
нн
н
нннн
8.0
10.0
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
9.1
11.1
нн
нн
нн
нннн
н
нн
н
нннн
tPLH,
tPHL
нннннннн
н
нннннн
н
нннннннн
Propagation Delay,
RCK to QA ╜ QH
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 3.3
╠
0.3V
CL = 15pF
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
7.7
10.2
нннн
н
нн
н
нннн
11.9
15.4
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
13.5
17.0
нн
нн
нн
ns
нннн
нннн
нннннннн
нннннннн
ннннннннн
ннннннннн
VCC = 5.0
╠
0.5V
CL = 15pF
CL = 50pF
нннн
нннн
ннн
ннн
5.4
6.9
нннн
нннн
7.4
9.4
ннн
ннн
1.0
1.0
нннн
нннн
8.5
10.5
нн
нн
нннн
н
нн
н
нннн
tPZL,
tPZH
нннннннн
н
нннннн
н
нннннннн
Output Enable Time,
OE to QA ╜ QH
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 3.3
╠
0.3V
CL = 15pF
RL = 1k
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
7.5
9.0
нннн
н
нн
н
нннн
11.5
15.0
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
13.5
17.0
нн
нн
нн
ns
нннн
н
нн
н
нннн
нннннннн
н
нннннн
н
нннннннн
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 5.0
╠
0.5V
CL = 15pF
RL = 1k
CL = 50pF
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
4.8
8.3
нннн
н
нн
н
нннн
8.6
10.6
ннн
н
н
н
ннн
1.0
1.0
нннн
н
нн
н
нннн
10.0
12.0
нн
нн
нн
background image
MC74VHC595
MOTOROLA
VHC Data ╜ Advanced CMOS Logic
DL203 -- Rev 1
4
ннннннннннннннннннннннннннннннннн
ннннннннннннннннннннннннннннннннн
AC ELECTRICAL CHARACTERISTICS
(Input tr = tf = 3.0 ns)
нн
нн
Unit
нннннн
нннннн
TA = ╜ 40 to 85
╟
C
ннннннннн
ннннннннн
TA = 25
╟
C
ннннннннн
ннннннннн
Test Conditions
нннннннн
нннннннн
Parameter
нннн
нннн
Symbol
нн
нн
Unit
нннн
нннн
Max
ннн
ннн
Min
нннн
нннн
Max
ннн
ннн
Typ
нннн
нннн
Min
ннннннннн
ннннннннн
Test Conditions
нннннннн
нннннннн
Parameter
нннн
нннн
Symbol
нннн
н
нн
н
нннн
tPLZ,
tPHZ
нннннннн
н
нннннн
н
нннннннн
Output Disable Time,
OE to QA ╜ QH
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 3.3
╠
0.3V
CL = 50pF
RL = 1k
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
12.1
нннн
н
нн
н
нннн
15.7
ннн
н
н
н
ннн
1.0
нннн
н
нн
н
нннн
16.2
нн
нн
нн
ns
нннн
н
нн
н
нннн
нннннннн
н
нннннн
н
нннннннн
ннннннннн
н
ннннннн
н
ннннннннн
VCC = 5.0
╠
0.5V
CL = 50pF
RL = 1k
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
7.6
нннн
н
нн
н
нннн
10.3
ннн
н
н
н
ннн
1.0
нннн
н
нн
н
нннн
11.0
нн
нн
нн
нннн
н
нн
н
нннн
Cin
нннннннн
н
нннннн
н
нннннннн
Input Capacitance
ннннннннн
н
ннннннн
н
ннннннннн
нннн
н
нн
н
нннн
ннн
н
н
н
ннн
4
нннн
н
нн
н
нннн
10
ннн
н
н
н
ннн
нннн
н
нн
н
нннн
10
нн
нн
нн
pF
нннн
н
нн
н
н
нн
н
нннн
Cout
нннннннн
н
нннннн
н
н
нннннн
н
нннннннн
Three╜State Output
Capacitance (Output in High╜
Impedance State), QA ╜ QH
ннннннннн
н
ннннннн
н
н
ннннннн
н
ннннннннн
нннн
н
нн
н
н
нн
н
нннн
ннн
н
н
н
н
н
н
ннн
6
нннн
н
нн
н
н
нн
н
нннн
ннн
н
н
н
н
н
н
ннн
нннн
н
нн
н
н
нн
н
нннн
10
нн
нн
нн
нн
C
P
Di
i
i
C
i
(N
1 )
Typical @ 25
╟
C, VCC = 5.0V
F
CPD
Power Dissipation Capacitance (Note 1.)
87
pF
1. CPD is defined as the value of the internal equivalent capacitance which is calculated from the operating current consumption without load.
Average operating current can be obtained by the equation: ICC(OPR
)
= CPD
VCC
fin + ICC. CPD is used to determine the no╜load dynamic
power consumption; PD = CPD
VCC2
fin + ICC
VCC.
NOISE CHARACTERISTICS
(Input tr = tf = 3.0ns, CL = 50pF, VCC = 5.0V)
S
b l
Ch
i i
TA = 25
╟
C
U i
Symbol
Characteristic
Typ
Max
Unit
VOLP
Quiet Output Maximum Dynamic VOL
0.8
1.0
V
VOLV
Quiet Output Minimum Dynamic VOL
╜ 0.8
╜ 1.0
V
VIHD
Minimum High Level Dynamic Input Voltage
3.5
V
VILD
Maximum Low Level Dynamic Input Voltage
1.5
V
TIMING REQUIREMENTS
(Input tr = tf = 3.0ns)
нннн
нннн
S
b l
ннннннннннннннн
ннннннннннннннн
P
ннн
ннн
VCC
ннннннннн
ннннннннн
TA = 25
_
C
нннн
нннн
TA = ╜ 40 to
85
╟
C
ннн
ннн
U i
нннн
нннн
Symbol
ннннннннннннннн
ннннннннннннннн
Parameter
ннн
ннн
VCC
V
ннннн
ннннн
Typ
ннннн
ннннн
Limit
нннн
нннн
Limit
ннн
ннн
Unit
нннн
н
нн
н
нннн
tsu
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Setup Time, SI to SCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
3.5
3.0
нннн
ннн
н
нннн
3.5
3.0
ннн
н
н
н
ннн
ns
нннн
н
нн
н
нннн
tsu(H)
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Setup Time, SCK to RCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
8.0
5.0
нннн
ннн
н
нннн
8.5
5.0
ннн
н
н
н
ннн
ns
нннн
н
нн
н
нннн
tsu(L)
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Setup Time, SCLR to RCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
8.0
5.0
нннн
ннн
н
нннн
9.0
5.0
ннн
н
н
н
ннн
ns
нннн
н
нн
н
нннн
th
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Hold Time, SI to SCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
1.5
2.0
нннн
ннн
н
нннн
1.5
2.0
ннн
н
н
н
ннн
ns
нннн
нннн
th(L)
ннннннннннннннн
ннннннннннннннн
Hold Time, SCLR to RCK
ннн
ннн
3.3
5.0
ннннн
ннннн
ннннн
ннннн
0
0
нннн
нннн
0
0
ннн
ннн
ns
нннн
н
нн
н
нннн
trec
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Recovery Time, SCLR to SCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
3.0
2.5
нннн
ннн
н
нннн
3.0
2.5
ннн
н
н
н
ннн
ns
нннн
н
нн
н
нннн
tw
ннннннннннннннн
н
ннннннннннннн
н
ннннннннннннннн
Pulse Width, SCK or RCK
ннн
н
н
н
ннн
3.3
5.0
ннннн
н
ннн
н
ннннн
ннннн
н
ннн
н
ннннн
5.0
5.0
нннн
ннн
н
нннн
5.0
5.0
ннн
н
н
н
ннн
ns
нннн
нннн
tw(L)
ннннннннннннннн
ннннннннннннннн
Pulse Width, SCLR
ннн
ннн
3.3
5.0
ннннн
ннннн
ннннн
ннннн
5.0
5.0
нннн
нннн
5.0
5.0
ннн
ннн
ns
background image
MC74VHC595
VHC Data ╜ Advanced CMOS Logic
DL203 -- Rev 1
5
MOTOROLA
SCK
SQH
VCC
GND
50%
50% VCC
tPLH
tPHL
tw
1/fmax
SCLR
SQH
SCK
tw
50%
50% VCC
50%
VCC
GND
VCC
GND
tPHL
trec
Figure 1.
Figure 2.
SWITCHING WAVEFORMS
RCK
QA╜QH
50%
tPLH
tPHL
VCC
GND
Figure 3.
Figure 4.
QA╜QH
QA╜QH
50%
50% VCC
tPZL
tPLZ
tPZH
tPHZ
VCC
GND
HIGH
IMPEDANCE
VOL +0.3V
VOH ╜0.3V
HIGH
IMPEDANCE
OE
50% VCC
SI
50%
50%
SCK or RCK
VCC
GND
VALID
tsu
th
Figure 5.
tsu(H)
50%
50%
VCC
GND
VCC
GND
SCK
RCK
VCC
GND
tw
Figure 6.
TEST CIRCUITS
* Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
* Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
CONNECT TO VCC WHEN
TESTING tPLZ AND tPZL.
CONNECT TO GND WHEN
TESTING tPHZ AND tPZH.
1 k
Figure 7.
Figure 8.
50% VCC
SCLR
50%
VCC
GND