MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
1
REV 7
©
Motorola, Inc. 1997
3/97
8-Bit Serial-Input/Serial or
Parallel-Output Shift Register
with Latched 3-State Outputs
HighPerformance SiliconGate CMOS
The MC54/74HC595A is identical in pinout to the LS595. The device
inputs are compatible with standard CMOS outputs; with pullup resistors,
they are compatible with LSTTL outputs.
The HC595A consists of an 8bit shift register and an 8bit Dtype latch
with threestate parallel outputs. The shift register accepts serial data and
provides a serial output. The shift register also provides parallel data to the
8bit latch. The shift register and latch have independent clock inputs. This
device also has an asynchronous reset for the shift register.
The HC595A directly interfaces with the Motorola SPI serial data port on
CMOS MPUs and MCUs.
·
Output Drive Capability: 15 LSTTL Loads
·
Outputs Directly Interface to CMOS, NMOS, and TTL
·
Operating Voltage Range: 2.0 to 6.0 V
·
Low Input Current: 1.0
µ
A
·
High Noise Immunity Characteristic of CMOS Devices
·
In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
·
Chip Complexity: 328 FETs or 82 Equivalent Gates
·
Improvements over HC595
-- Improved Propagation Delays
-- 50% Lower Quiescent Power
-- Improved Input Noise and Latchup Immunity
LOGIC DIAGRAM
SERIAL
DATA
INPUT
14
11
10
12
13
SHIFT
CLOCK
RESET
LATCH
CLOCK
OUTPUT
ENABLE
SHIFT
REGISTER
LATCH
15
1
2
3
4
5
6
7
9
QA
QB
QC
QD
QE
QF
QG
QH
SQH
A
VCC = PIN 16
GND = PIN 8
PARALLEL
DATA
OUTPUTS
SERIAL
DATA
OUTPUT
MC54/74HC595A
PIN ASSIGNMENT
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
LATCH CLOCK
OUTPUT ENABLE
A
QA
VCC
SQH
RESET
SHIFT CLOCK
QE
QD
QC
QB
GND
QH
QG
QF
D SUFFIX
SOIC PACKAGE
CASE 751B05
N SUFFIX
PLASTIC PACKAGE
CASE 64808
ORDERING INFORMATION
MC54HCXXXAJ
MC74HCXXXAN
MC74HCXXXAD
MC74HCXXXADT
Ceramic
Plastic
SOIC
TSSOP
1
16
1
16
1
16
DT SUFFIX
TSSOP PACKAGE
CASE 948F01
J SUFFIX
CERAMIC PACKAGE
CASE 62010
1
16
MC54/74HC595A
MOTOROLA
HighSpeed CMOS Logic Data
DL129 -- Rev 6
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS*
ÎÎÎ
ÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
0.5 to + 7.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±
20
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
Iout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±
35
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Current, VCC and GND Pins
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
±
75
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
Î
Î
Î
ÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air, Plastic or Ceramic DIP
SOIC Package
TSSOP Package
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
750
500
450
ÎÎÎ
Î
Î
Î
ÎÎÎ
mW
ÎÎÎ
ÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
65 to + 150
ÎÎÎ
ÎÎÎ
_
C
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP, SOIC or TSSOP Package)
(Ceramic DIP)
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
260
300
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
_
C
* Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
Derating -- Plastic DIP: 10 mW/
_
C from 65
_
to 125
_
C
Ceramic DIP: 10 mW/
_
C from 100
_
to 125
_
C
SOIC Package: 7 mW/
_
C from 65
_
to 125
_
C
TSSOP Package: 6.1 mW/
_
C from 65
_
to 125
_
C
For high frequency or heavy load considerations, see Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
2.0
ÎÎÎ
ÎÎÎ
6.0
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
Vin, Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage, Output Voltage
(Referenced to GND)
ÎÎÎ
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Operating Temperature, All Package Types
ÎÎÎ
ÎÎÎ
55
ÎÎÎ
ÎÎÎ
+ 125
ÎÎÎ
ÎÎÎ
_
C
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Rise and Fall Time
VCC = 2.0 V
(Figure 1)
VCC = 4.5 V
VCC = 6.0 V
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0
0
0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1000
500
400
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
ÎÎÎÎ
ÎÎÎÎ
S
b l
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
T
C
di i
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
U i
ÎÎÎÎ
Î
ÎÎ
Î
Symbol
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Parameter
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Test Conditions
ÎÎÎÎ
Î
ÎÎ
Î
VCC
V
ÎÎÎ
Î
ÎÎ
55 to
25
_
C
ÎÎÎÎ
Î
ÎÎ
Î
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
v
125
_
C
ÎÎÎ
Î
Î
Î
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum HighLevel Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC 0.1 V
|Iout|
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.5
2.1
3.15
4.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum LowLevel Input
Voltage
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vout = 0.1 V or VCC 0.1 V
|Iout|
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
0.5
0.9
1.35
1.8
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.5
0.9
1.35
1.8
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.5
0.9
1.35
1.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VOH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Minimum HighLevel Output
Voltage, QA QH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.9
4.4
5.9
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout|
v
2.4 mA
|Iout|
v
6.0 mA
|Iout|
v
7.8 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
2.48
3.98
5.48
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.34
3.84
5.34
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.2
3.7
5.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this highimpedance cir-
cuit. For proper operation, Vin and
Vout should be constrained to the
range GND
v
(Vin or Vout)
v
VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
MC54/74HC595A
HighSpeed CMOS Logic Data
DL129 -- Rev 6
3
MOTOROLA
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎÎ
ÎÎÎÎ
VCC
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
v
125
_
C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
v
85
_
C
ÎÎÎ
ÎÎÎ
ÎÎÎ
55 to
25
_
C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VCC
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum LowLevel Output
Voltage, QA QH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
|Iout|
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout|
v
2.4 mA
|Iout|
v
6.0 mA
|Iout|
v
7.8 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.26
0.26
0.26
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.33
0.33
0.33
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.4
0.4
0.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
VOH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
Minimum HighLevel Output
Voltage, SQH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
Vin = VIH or VIL
IIoutI
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
1.9
4.4
5.9
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
1.9
4.4
5.9
ÎÎÎ
Î
Î
Î
Î
Î
Î
V
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout|
v
2.4 mA
IIoutI
v
4.0 mA
IIoutI
v
5.2 mA
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
2.98
3.98
5.48
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.34
3.84
5.34
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.2
3.7
5.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum LowLevel Output
Voltage, SQH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL
IIoutI
v
20
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.1
0.1
0.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
V
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VIH or VIL |Iout|
v
2.4 mA
IIoutI
v
4.0 mA
IIoutI
v
5.2 mA
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
0.26
0.26
0.26
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.33
0.33
0.33
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.4
0.4
0.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Maximum Input Leakage Current
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
ÎÎÎÎ
ÎÎÎÎ
6.0
ÎÎÎ
ÎÎÎ
±
0.1
ÎÎÎÎ
ÎÎÎÎ
±
1.0
ÎÎÎÎ
ÎÎÎÎ
±
1.0
ÎÎÎ
ÎÎÎ
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
IOZ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
Maximum ThreeState Leakage
Current, QA QH
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
Output in HighImpedance State
Vin = VIL or VIH
Vout = VCC or GND
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
±
0.5
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
±
5.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
±
10
ÎÎÎ
Î
Î
Î
Î
Î
Î
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Maximum Quiescent Supply
Current (per Package)
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Vin = VCC or GND
lout = 0
µ
A
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
4.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
40
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
160
ÎÎÎ
Î
Î
Î
ÎÎÎ
µ
A
NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).
AC ELECTRICAL CHARACTERISTICS
(CL = 50 pF, Input tr = tf = 6.0 ns)
ÎÎÎÎ
ÎÎÎÎ
S
b l
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
U i
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
ÎÎ
ÎÎÎ
55 to
25
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
fmax
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Maximum Clock Frequency (50% Duty Cycle)
(Figures 1 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
6.0
15
30
35
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
4.8
10
24
28
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
4.0
8.0
20
24
ÎÎÎ
Î
Î
Î
Î
Î
Î
MHz
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Shift Clock to SQH
(Figures 1 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
140
100
28
24
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
175
125
35
30
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
210
150
42
36
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Reset to SQH
(Figures 2 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
145
100
29
25
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
180
125
36
31
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
220
150
44
38
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Latch Clock to QA QH
(Figures 3 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
140
100
28
24
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
175
125
35
30
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
210
150
42
36
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
tPLZ,
tPHZ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Maximum Propagation Delay, Output Enable to QA QH
(Figures 4 and 8)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
150
100
30
26
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
190
125
38
33
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
225
150
45
38
ÎÎÎ
Î
Î
Î
Î
Î
Î
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tPZL,
tPZH
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Output Enable to QA QH
(Figures 4 and 8)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
135
90
27
23
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
170
110
34
29
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
205
130
41
35
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
MC54/74HC595A
MOTOROLA
HighSpeed CMOS Logic Data
DL129 -- Rev 6
4
AC ELECTRICAL CHARACTERISTICS
(CL = 50 pF, Input tr = tf = 6.0 ns)
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎÎ
ÎÎÎÎ
VCC
V
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
v
125
_
C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
v
85
_
C
ÎÎÎ
ÎÎÎ
ÎÎÎ
55 to
25
_
C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VCC
V
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tTLH,
tTHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Output Transition Time, QA QH
(Figures 3 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
ÎÎÎ
60
23
12
10
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
75
27
15
13
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
90
31
18
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tTLH,
tTHL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Output Transition Time, SQH
(Figures 1 and 7)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
75
27
15
13
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
95
32
19
16
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
110
36
22
19
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Capacitance
ÎÎÎÎ
ÎÎÎÎ
--
ÎÎÎ
ÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎÎ
ÎÎÎÎ
10
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Cout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum ThreeState Output Capacitance (Output in
HighImpedance State), QA QH
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
--
ÎÎÎ
Î
ÎÎ
ÎÎÎ
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
pF
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the Motorola High
Speed CMOS Data Book (DL129/D).
C
P
Di
i
i
C
i
(P
P
k
)*
Typical @ 25
°
C, VCC = 5.0 V
F
CPD
Power Dissipation Capacitance (Per Package)*
300
pF
* Used to determine the noload dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the
Motorola HighSpeed CMOS Data Book (DL129/D).
TIMING REQUIREMENTS
(Input tr = tf = 6.0 ns)
ÎÎÎÎ
ÎÎÎÎ
S
b l
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
P
ÎÎÎÎ
ÎÎÎÎ
V
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
ÎÎÎ
ÎÎÎ
U i
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VCC
V
ÎÎÎ
Î
ÎÎ
ÎÎÎ
25
_
C to
55
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
85
_
C
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
v
125
_
C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tsu
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Setup Time, Serial Data Input A to Shift Clock
(Figure 5)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
50
40
10
9.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
50
13
11
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
60
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tsu
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Setup Time, Shift Clock to Latch Clock
(Figure 6)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
75
60
15
13
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
95
70
19
16
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
110
80
22
19
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
th
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Hold Time, Shift Clock to Serial Data Input A
(Figure 5)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
5.0
5.0
5.0
5.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
5.0
5.0
5.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
5.0
5.0
5.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
trec
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Recovery Time, Reset Inactive to Shift Clock
(Figure 2)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
50
40
10
9.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
50
13
11
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
60
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Reset
(Figure 2)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
60
45
12
10
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
60
15
13
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
90
70
18
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Shift Clock
(Figure 1)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
50
40
10
9.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
50
13
11
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
60
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tw
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Minimum Pulse Width, Latch Clock
(Figure 6)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
50
40
10
9.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
65
50
13
11
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
75
60
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Input Rise and Fall Times
(Figure 1)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.0
3.0
4.5
6.0
ÎÎÎ
Î
ÎÎ
Î
ÎÎ
ÎÎÎ
1000
800
500
400
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1000
800
500
400
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1000
800
500
400
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
MC54/74HC595A
HighSpeed CMOS Logic Data
DL129 -- Rev 6
5
MOTOROLA
FUNCTION TABLE
O
i
Inputs
Resulting Function
Operation
Reset
Serial
Input
A
Shift
Clock
Latch
Clock
Output
Enable
Shift
Register
Contents
Latch
Register
Contents
Serial
Output
SQH
Parallel
Outputs
QA QH
Reset shift register
L
X
X
L, H,
L
L
U
L
U
Shift data into shift
register
H
D
L, H,
L
D
SRA;
SRN
SRN+1
U
SRG
SRH
U
Shift register remains
unchanged
H
X
L, H,
L, H,
L
U
U
U
U
Transfer shift register
contents to latch register
H
X
L, H,
L
U
SRN
LRN
U
SRN
Latch register remains
unchanged
X
X
X
L, H,
L
*
U
*
U
Enable parallel outputs
X
X
X
X
L
*
**
*
Enabled
Force outputs into high
impedance state
X
X
X
X
H
*
**
*
Z
SR = shift register contents
D = data (L, H) logic level
= LowtoHigh
* = depends on Reset and Shift Clock inputs
LR = latch register contents
U = remains unchanged
= HightoLow
** = depends on Latch Clock input
PIN DESCRIPTIONS
INPUTS
A (Pin 14)
Serial Data Input. The data on this pin is shifted into the
8bit serial shift register.
CONTROL INPUTS
Shift Clock (Pin 11)
Shift Register Clock Input. A low tohigh transition on this
input causes the data at the Serial Input pin to be shifted into
the 8bit shift register.
Reset (Pin 10)
Activelow, Asynchronous, Shift Register Reset Input. A
low on this pin resets the shift register portion of this device
only. The 8bit latch is not affected.
Latch Clock (Pin 12)
Storage Latch Clock Input. A lowtohigh transition on this
input latches the shift register data.
Output Enable (Pin 13)
Activelow Output Enable. A low on this input allows the
data from the latches to be presented at the outputs. A high
on this input forces the outputs (QAQH) into the high
impedance state. The serial output is not affected by this
control unit.
OUTPUTS
QA QH (Pins 15, 1, 2, 3, 4, 5, 6, 7)
Noninverted, 3state, latch outputs.
SQH (Pin 9)
Noninverted, Serial Data Output. This is the output of the
eighth stage of the 8bit shift register. This output does not
have threestate capability.
PDF 
ZIP