MOTOROLA CMOS LOGIC DATA

MC14046B

Phase Locked Loop

The MC14046B phase locked loop contains two phase comparators, a

voltagecontrolled oscillator (VCO), source follower, and zener diode. The
comparators have two common signal inputs, PCAin and PCBin. Input PCAin
can be used directly coupled to large voltage signals, or indirectly coupled
(with a series capacitor) to small voltage signals. The selfbias circuit
adjusts small voltage signals in the linear region of the amplifier. Phase
comparator 1 (an exclusive OR gate) provides a digital error signal PC1out,
and maintains 90

phase shift at the center frequency between PCAin and

PCBin signals (both at 50% duty cycle). Phase comparator 2 (with leading
edge sensing logic) provides digital error signals, PC2out and LD, and
maintains a 0

phase shift between PCAin and PCBin signals (duty cycle is

immaterial). The linear VCO produces an output signal VCOout whose
frequency is determined by the voltage of input VCOin and the capacitor and
resistors connected to pins C1A, C1B, R1, and R2. The sourcefollower
output SFout with an external resistor is used where the VCOin signal is
needed but no loading can be tolerated. The inhibit input Inh, when high,
disables the VCO and source follower to minimize standby power
consumption. The zener diode can be used to assist in power supply
regulation.

Applications include FM and FSK modulation and demodulation, fre-

quency synthesis and multiplication, frequency discrimination, tone decod-
ing, data synchronization and conditioning, voltagetofrequency
conversion and motor speed control.

Buffered Outputs Compatible with MHTL and LowPower TTL

Diode Protection on All Inputs

Supply Voltage Range = 3.0 to 18 V

PinforPin Replacement for CD4046B

Phase Comparator 1 is an Exclusive Or Gate and is Duty Cycle Limited

Phase Comparator 2 switches on Rising Edges and is not Duty Cycle
Limited

BLOCK DIAGRAM

PCAin

PCBin

VCOin

INH

VDD = PIN 16

VSS = PIN 8

2 PC1out

13 PC2out
1 LD

4 VCOout

11 R1
12 R2
6 C1A

7 C1B

10 SFout
15 ZENER

VSS

SELF BIAS

CIRCUIT

PHASE

COMPARATOR 1

PHASE

COMPARATOR 2

VOLTAGE

CONTROLLED

OSCILLATOR

(VCO)

SOURCE FOLLOWER

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Motorola, Inc. 1995

REV 3
1/94

MC14046B

L SUFFIX

CERAMIC
CASE 620

ORDERING INFORMATION

MC14XXXBCP

Plastic

MC14XXXBCL

Ceramic

MC14XXXBDW

SOIC

TA = 55

to 125

C for all packages.

P SUFFIX

PLASTIC

CASE 648

DW SUFFIX

SOIC

CASE 751G

PIN ASSIGNMENT

PC2out

PCAin

ZENER

VDD

VCOin

SFout

VCOout

PCBin

PC1out

VSS

C1B

C1A

INH

MOTOROLA CMOS LOGIC DATA

MC14046B
2

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

MAXIMUM RATINGS*

(Voltages Referenced to VSS)

ЮЮЮЮЮЮЮЮЮЮЮЮ

Rating

ЮЮЮЮ

Symbol

ЮЮЮЮЮЮ

Value

ЮЮЮ

Unit

ЮЮЮЮЮЮЮЮЮЮЮЮ

DC Supply Voltage

ЮЮЮЮ

VDD

ЮЮЮЮЮЮ

0.5 to + 18

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮЮ

Input Voltage, All Inputs

ЮЮЮЮ

Vin

ЮЮЮЮЮЮ

0.5 to VDD + 0.5

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮЮ

DC Input Current, per Pin

ЮЮЮЮ

Iin

ЮЮЮЮЮЮ

ЮЮЮ

mAdc

ЮЮЮЮЮЮЮЮЮЮЮЮ

Power Dissipation, per Package

ЮЮЮЮ

ЮЮЮЮЮЮ

500

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮ

Operating Temperature Range

ЮЮЮЮ

ЮЮЮЮЮЮ

55 to + 125

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮ

Storage Temperature Range

ЮЮЮЮ

Tstg

ЮЮЮЮЮЮ

65 to + 150

ЮЮЮ

* Maximum Ratings are those values beyond which damage to the device may occur.
Temperature Derating:

Plastic "P and D/DW" Packages: 7.0 mW/

C From 65

C To 125

Ceramic "L" Packages: 12 mW/

C From 100

C To 125

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

ELECTRICAL CHARACTERISTICS

(Voltages Referenced to VSS)

ЮЮЮЮЮЮЮЮЮЮЮ

Characteristic

ЮЮЮ

Symbol

ЮЮЮ

VDD

Vdc

ЮЮЮЮЮЮ

 55

ЮЮЮЮЮЮЮЮ

ЮЮЮЮЮЮ

125

ЮЮЮ

Unit

ЮЮЮЮЮЮЮЮЮЮЮ

Characteristic

ЮЮЮ

Symbol

ЮЮЮ

VDD

Vdc

ЮЮЮЮ

Min

ЮЮЮ

Max

ЮЮЮ

Min

ЮЮЮЮ

Typ

ЮЮЮ

Max

ЮЮЮЮ

Min

ЮЮЮ

Max

ЮЮЮ

Unit

ЮЮЮЮЮЮЮЮЮЮЮ

Output Voltage

"0" Level

Vin = VDD or 0

"1" Level

Vin = 0 or VDD

ЮЮЮ

VOL

ЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮ

0.05
0.05
0.05

ЮЮЮ

--
--
--

ЮЮЮЮ

0
0
0

ЮЮЮ

0.05
0.05
0.05

ЮЮЮЮ

--
--
--

ЮЮЮ

0.05
0.05
0.05

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮ

"1" Level

Vin = 0 or VDD

ЮЮЮ

VOH

ЮЮЮ

5.0

10
15

ЮЮЮЮ

4.95
9.95

14.95

ЮЮЮ

--
--
--

ЮЮЮ

4.95
9.95

14.95

ЮЮЮЮ

5.0

10
15

ЮЮЮ

--
--
--

ЮЮЮЮ

4.95
9.95

14.95

ЮЮЮ

--
--
--

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮ

Input Voltage #

"0" Level

(VO = 4.5 or 0.5 Vdc)
(VO = 9.0 or 1.0 Vdc)
(VO = 13.5 or 1.5 Vdc)

(VO = 0.5 or 4.5 Vdc)

"1" Level

(VO = 1.0 or 9.0 Vdc)
(VO = 1.5 or 13.5 Vdc)

ЮЮЮ

VIL

ЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮ

1.5
3.0
4.0

ЮЮЮ

--
--
--

ЮЮЮЮ

2.25
4.50
6.75

ЮЮЮ

1.5
3.0
4.0

ЮЮЮЮ

--
--
--

ЮЮЮ

1.5
3.0
4.0

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮ

(VO = 0.5 or 4.5 Vdc)

"1" Level

(VO = 1.0 or 9.0 Vdc)
(VO = 1.5 or 13.5 Vdc)

ЮЮЮ

VIH

ЮЮЮ

5.0

10
15

ЮЮЮЮ

3.5
7.0

ЮЮЮ

--
--
--

ЮЮЮ

3.5
7.0

ЮЮЮЮ

2.75
5.50
8.25

ЮЮЮ

--
--
--

ЮЮЮЮ

3.5
7.0

ЮЮЮ

--
--
--

ЮЮЮ

Vdc

ЮЮЮЮЮЮЮЮЮЮЮ

Output Drive Current

(VOH = 2.5 Vdc)

Source

(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)
(VOH = 13.5 Vdc)

ЮЮЮ

IOH

ЮЮЮ

5.0
5.0

10
15

ЮЮЮЮ

1.2

0.25
0.62

1.8

ЮЮЮ

--
--
--
--

ЮЮЮ

1.0
0.2
0.5
1.5

ЮЮЮЮ

1.7

0.36

0.9
3.5

ЮЮЮ

--
--
--
--

ЮЮЮЮ

0.7

0.14
0.35

1.1

ЮЮЮ

--
--
--
--

ЮЮЮ

mAdc

ЮЮЮЮЮЮЮЮЮЮЮ

(VOL = 0.4 Vdc)

Sink

(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)

ЮЮЮ

IOL

ЮЮЮ

5.0

10
15

ЮЮЮЮ

0.64

1.6
4.2

ЮЮЮ

--
--
--

ЮЮЮ

0.51

1.3
3.4

ЮЮЮЮ

0.88
2.25

8.8

ЮЮЮ

--
--
--

ЮЮЮЮ

0.36

0.9
2.4

ЮЮЮ

--
--
--

ЮЮЮ

mAdc

ЮЮЮЮЮЮЮЮЮЮЮ

Input Current

ЮЮЮ

Iin

ЮЮЮ

ЮЮЮЮ

ЮЮЮ

0.1

ЮЮЮ

ЮЮЮЮ

0.00001

ЮЮЮ

0.1

ЮЮЮЮ

ЮЮЮ

1.0

ЮЮЮ

Adc

ЮЮЮЮЮЮЮЮЮЮЮ

Input Capacitance

ЮЮЮ

Cin

ЮЮЮ

ЮЮЮЮ

ЮЮЮ

ЮЮЮЮ

5.0

ЮЮЮ

7.5

ЮЮЮЮ

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮ

Quiescent Current

(Per Package) Inh =

PCAin

= VDD,

Zener = VCOin = 0 V, PCBin = VDD
or 0 V, Iout = 0

ЮЮЮ

IDD

ЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮ

5.0

10
20

ЮЮЮ

--
--
--

ЮЮЮЮ

0.005
0.010
0.015

ЮЮЮ

5.0

10
20

ЮЮЮЮ

--
--
--

ЮЮЮ

150
300
600

ЮЮЮ

Adc

ЮЮЮЮЮЮЮЮЮЮЮ

Total Supply Current

(Inh = "0", fo = 10 kHz, CL = 50 pF,
R1 = 1.0 M

, R2 =

RSF =

and 50% Duty Cycle)

ЮЮЮ

5.0

10
15

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

IT = (1.46

A/kHz) f + IDD

IT = (2.91

A/kHz) f + IDD

IT = (4.37

A/kHz) f + IDD

ЮЮЮ

mAdc

#Noise immunity specified for worstcase input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ VDD = 5.0 Vdc

2.0 Vdc min @ VDD = 10 Vdc
2.5 Vdc min @ VDD = 15 Vdc

To Calculate Total Current in General:

[

2.2 x VDD

+ 1 x 103 (CL + 9) VDD f +

VCOin 1.65

VDD 1.35 3/4

VCOin 1.65 3/4

+ 1.6 x

where: IT in

A, CL in pF, VCOin, VDD in Vdc, f in kHz, and

R1, R2, RSF in M

, CL on VCOout.

RSF

1 x 101 VDD2

100% Duty Cycle of PCAin

100

+ IQ

MOTOROLA CMOS LOGIC DATA

MC14046B

ELECTRICAL CHARACTERISTICS*

(CL = 50 pF, TA = 25

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Characteristic

ЮЮЮЮ

Symbol

ЮЮЮЮ

VDD

Vdc

ЮЮЮЮ

Minimum

ЮЮЮЮЮ

Typical

ЮЮЮЮ

Maximum

ЮЮЮ

Units

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Characteristic

ЮЮЮЮ

Symbol

ЮЮЮЮ

VDD

Vdc

ЮЮЮЮ

Device

ЮЮЮЮЮ

Typical

ЮЮЮЮ

Device

ЮЮЮ

Units

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Output Rise Time

tTLH = (3.0 ns/pF) CL + 30 ns
tTLH = (1.5 ns/pF) CL + 15 ns
tTLH = (1.1 ns/pF) CL + 10 ns

ЮЮЮЮ

tTLH

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

180

90
65

ЮЮЮЮ

350
150

110

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Output Fall Time

tTHL = (1.5 ns/pF) CL + 25 ns
tTHL = (0.75 ns/pF) CL + 12.5 ns
tTHL = (0.55 ns/pF) CL + 9.5 ns

ЮЮЮЮ

tTHL

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

100

50
37

ЮЮЮЮ

175

75
55

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

PHASE COMPARATORS 1 and 2

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Input Resistance -- PCAin

ЮЮЮЮ

Rin

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

1.0
0.2
0.1

ЮЮЮЮЮ

2.0
0.4
0.2

ЮЮЮЮ

--
--
--

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

-- PCBin

ЮЮЮЮ

Rin

ЮЮЮЮ

150

ЮЮЮЮЮ

1500

ЮЮЮЮ

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Minimum Input Sensitivity

AC Coupled -- PCAin
C series = 1000 pF, f = 50 kHz

ЮЮЮЮ

Vin

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

200
400
700

ЮЮЮЮ

300
600

1050

ЮЮЮ

mV pp

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

DC Coupled -- PCAin, PCBin

ЮЮЮЮ

5 to 15

ЮЮЮЮЮЮЮЮЮЮЮ

See Noise Immunity

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

VOLTAGE CONTROLLED OSCILLATOR (VCO)

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Maximum Frequency

(VCOin = VDD, C1 = 50 pF
R1 = 5.0 k

, and R2 =

)

ЮЮЮЮ

fmax

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

0.5
1.0
1.4

ЮЮЮЮЮ

0.7
1.4
1.9

ЮЮЮЮ

--
--
--

ЮЮЮ

MHz

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Temperature -- Frequency Stability

(R2 =

)

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

0.12
0.04

0.015

ЮЮЮЮ

--
--
--

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Linearity (R2 =

)

(VCOin = 2.5 V

0.3 V, R1 > 10 k

)

(VCOin = 5.0 V

2.5 V, R1 > 400 k

)

(VCOin = 7.5 V

5.0 V, R1

1000 k

)

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

1.0
1.0
1.0

ЮЮЮЮ

--
--
--

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Output Duty Cycle

ЮЮЮЮ

5 to 15

ЮЮЮЮ

ЮЮЮЮЮ

ЮЮЮЮ

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Input Resistance -- VCOin

ЮЮЮЮ

Rin

ЮЮЮЮ

150

ЮЮЮЮЮ

1500

ЮЮЮЮ

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

SOURCEFOLLOWER

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Offset Voltage

(VCOin minus SFout, RSF > 500 k

)

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

1.65
1.65
1.65

ЮЮЮЮ

2.2
2.2
2.2

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Linearity

(VCOin = 2.5 V

0.3 V, RSF > 50 k

)

(VCOin = 5.0 V

2.5 V, RSF > 50 k

)

(VCOin = 7.5 V

5.0 V, RSF > 50 k

)

ЮЮЮЮ

5.0

10
15

ЮЮЮЮ

--
--
--

ЮЮЮЮЮ

0.1
0.6
0.8

ЮЮЮЮ

--
--
--

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

ZENER DIODE

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Zener Voltage (Iz = 50

ЮЮЮЮ

6.7

ЮЮЮЮЮ

7.0

ЮЮЮЮ

7.3

ЮЮЮ

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Dynamic Resistance (Iz = 1.0 mA)

ЮЮЮЮ

ЮЮЮЮЮ

100

ЮЮЮЮ

ЮЮЮ

* The formula given is for the typical characteristics only.

MOTOROLA CMOS LOGIC DATA

MC14046B
4

Figure 1. Phase Comparators State Diagrams

PHASE COMPARATOR 1

Input Stage

PCAin

X X

PCBin

PC1out

PHASE COMPARATOR 2

Input Stage

PCAin

X X

PCBin

PC2out

3State

Output Disconnected

(Lock Detect)

Refer to Waveforms in Figure 3.

ЮЮЮЮЮЮЮЮЮЮЮЮ

Characteristic

ЮЮЮЮЮЮЮЮЮЮЮЮ

Using Phase Comparator 1

ЮЮЮЮЮЮЮЮЮЮЮЮ

Using Phase Comparator 2

ЮЮЮЮЮЮЮЮЮЮЮЮ

No signal on input PCAin.

ЮЮЮЮЮЮЮЮЮЮЮЮ

VCO in PLL system adjusts to center
frequency (f0).

ЮЮЮЮЮЮЮЮЮЮЮЮ

VCO in PLL system adjusts to minimum
frequency (fmin).

ЮЮЮЮЮЮЮЮЮЮЮЮ

Phase angle between PCAin and PCBin.

ЮЮЮЮЮЮЮЮЮЮЮЮ

at center frequency (f0), approaching 0

and 180

at ends of lock range (2fL)

ЮЮЮЮЮЮЮЮЮЮЮЮ

Always 0

in lock (positive rising edges).

ЮЮЮЮЮЮЮЮЮЮЮЮ

Locks on harmonics of center frequency.

ЮЮЮЮЮЮЮЮЮЮЮЮ

Yes

ЮЮЮЮЮЮЮЮЮЮЮЮ

Signal input noise rejection.

ЮЮЮЮЮЮЮЮЮЮЮЮ

High

ЮЮЮЮЮЮЮЮЮЮЮЮ

Low

ЮЮЮЮЮЮЮЮЮЮЮЮ

Lock frequency range (2fL).

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

The frequency range of the input signal on which the loop will stay locked if it was
initially in lock; 2fL = full VCO frequency range = fmax fmin.

ЮЮЮЮЮЮЮЮЮЮЮЮ

Capture frequency range (2fC).

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

The frequency range of the input signal on which the loop will lock if it was initially
out of lock.

ЮЮЮЮЮЮЮЮЮЮЮЮ

Depends on lowpass filter characteristics
(see Figure 3). fC

ЮЮЮЮЮЮЮЮЮЮЮЮ

fC = fL

ЮЮЮЮЮЮЮЮЮЮЮЮ

Center frequency (f0).

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

The frequency of VCOout, when VCOin = 1/2 VDD

ЮЮЮЮЮЮЮЮЮЮЮЮ

VCO output frequency (f).

Note: These equations are intended to be
a design guide. Since calculated component
values may be in error by as much as a
factor of 4, laboratory experimentation may
be required for fixed designs. Part to part
frequency variation with identical passive
components is typically less than

20%.

ЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮЮ

Where: 10K

1 M

10K

1 M

100pF

.01

Figure 2. Design Information

+ fmin

fmin =

(VCO input = VSS)

R2(C1 + 32 pF)

fmax =

R1(C1 + 32 pF)

(VCO input = VDD)

Part Number MC14046B